毕业论文

打赏
当前位置: 毕业论文 > 研究现状 >

频率源国内外研究现状

时间:2019-01-12 14:54来源:毕业论文
目前,频率源的研究追求宽输出频带、高输出频率、低相位噪声、高杂散抑制度、快速频率转换、小型化以及低成本。国外对于频率源的研究时间较早,至今这方面的工业技术已经相对

目前,频率源的研究追求宽输出频带、高输出频率、低相位噪声、高杂散抑制度、快速频率转换、小型化以及低成本。国外对于频率源的研究时间较早,至今这方面的工业技术已经相对成熟,例如在毫米波宽带频率源研究方面,意大利几位学者在2011年采用了65nm的CMOS工艺设计了55~65GHz的13GHz带宽的接收机。而在最高频率输出研究方面,同年美国加州大学学者利用InP HBT技术以30GHz的基准源直接十倍频产生了300GHz的频率源,且相位噪声为-78dBc/Hz@100kHz。这些都代表着频率源研究的前端成果。32608
同时基于芯片集成技术的不断发展,国外许多公司,比如Analog Devices、Hittite、Motorola等,已开发出各类成熟的单片集成的频综芯片。ADI公司对于DDS芯片的研究相当领先,在许多论文资料中都可以发现他们设计大多采用ADI公司的DDS芯片,比如AD991X系列。论文网
相比国外成熟的频率源技术研发,国内的研究主要以研究所与高校为主,并且主要在购买国外进口的集成PLL、VCO以及DDS等芯片的基础上进行开发。
在2010 年,电子科大的李占国以YTO代替VCO实现了8~18GHz的宽带输出频率源,其中频率步进为 100kHz,相位噪声低于-70dBc/Hz@10kHz,杂散电平低于-60dBc[4],同年该大学的吴涛实现了94GHz的频率步进频率源,它的第一本振频率切换时间为 1μs,相位噪声低于-90dBc/Hz@10kHz,杂散电平低于-55dBc[27]。
此外由于各类电子设备向便携式方向发展,频率源的小型化也是目前研究热点之一。对于频率源小型化的设计考虑,首先是采用PLL结构相比DS会使体积大幅下降,其次对于DDS和其控制器的电路板设计可进一步优化减小,这个可以参见电子科技大学的崔苇波在8mm 频率合成器技术研究中两个课题的研究对比,对于第一个课题他采用了DDS+DS结构,出现了体积过大问题,进而提出第二个课题的优化方案,采用DDS+PLL结构,并且将FPGA和DDS模块集成于一个板内,实现了体积的缩减[1]。 源`自*六)维[论*文'网www.lwfree.cn
而更为关键的还是在于微波集成电路技术(MIC)的研究,微波集成电路主要有两种形式,即混合微波集成电路和单片微波集成电路,混合微波集成电路始于20世纪60年代,目前基于此构成RF部件的技术已经十分成熟,国内基于HMIC的频率源研究与国外的差距并不大。但随着HMIC技术的高度成熟要进一步缩减体积也变得十分困难。于是国外学者将研究重点转移到MMIC以及LTCC技术上。在2007年,ZaHid Yaqoob Malik, MubasHar Yasin等学者利用MMIC技术和DPLL结构实现的X波段频率源,尺寸为75 mm*75 mm*0.7 mm,且相位噪声只有-103dBc/Hz @ 100 KHz。而国内对于MMIC与LTCC的研究与国外还有一段差距[5] [10]。
随着芯片集成程度的提高,频率源的设计发展有着很大的进步。但对比国内外的发展现状可以看出还存在着明显的差距。国外在毫米波段以下的频率源研究已十分成熟,并且在毫米波段也非常领先。同时国外许多公司早已研发推广了具有各自特色的频综芯片。而国内目前大部分的研究还需要依赖于购买国外的频综芯片,并且虽然在HMIC的集成工艺上与国外差距不大,但是对于MMIC和LTCC的研究还落后许多,这主要也是因为国内整体的集成芯片技术以及制造工艺的欠缺与落后。当然也正因如此,毫米波段以及小型化的频率源研究在未来很长时间内都将会是我们研究的重点[11]。 频率源国内外研究现状:http://www.lwfree.cn/yanjiu/20190112/29288.html
------分隔线----------------------------
推荐内容